Samsung afslørede sine planer inden for halvlederbranchen på en konference i USA. Han viste en køreplan, der viser en gradvis overgang til 7nm LPP (Low Power Plus), 5nm LPE (Low Power Early), 4nm LPE/LPP og 3nm Gate-All-Around Early/Plus teknologi.
Den sydkoreanske gigant vil begynde produktionen af 7nm LPP-teknologi, som vil bruge EUV-litografi, i andet halvår af næste år, samtidig med at rivalen TSMC ønsker at starte produktionen med en forbedret 7nm+ proces og starte risikabel produktion med en 5nm proces .
Samsung vil begynde at fremstille chipsæt med 5nm LPE-processen i slutningen af 2019 og 4nm LPE/LPP-processen i løbet af 2020. Det er 4nm-teknologien, der bliver den sidste teknologi, der vil bruge FinFET-transistorer. Både 5nm og 4nm processen forventes at reducere størrelsen af chipsettet, men samtidig øge ydeevnen og reducere forbruget.
Begyndende med 3nm teknologi vil virksomheden skifte til sin egen MBCFET (Multi Bridge Channel FET) GAA (Gate All Around) arkitektur. Hvis alt går efter planen, skal chipsæt produceres i 3 ved hjælp af 2022nm-processen.
